1. 项目概述：基于RFSoC的暗物质探测实时数据采集系统

暗物质探测是当代物理学最前沿的研究领域之一。BULLKID-DM实验旨在探测质量低于1 GeV/c²的WIMP类暗物质粒子，这对探测器的灵敏度和电子学系统提出了极高要求。传统半导体探测器难以满足100 eV量级的能量阈值需求，而基于超导微波动态电感探测器(MKID)的解决方案展现出独特优势。

MKID探测器需要在极低温环境下工作（通常低于100 mK），通过测量暗物质粒子与靶材相互作用产生的声子来探测信号。BULLKID-DM实验采用了2300个独立探测单元，分布在16个晶圆上，每个晶圆包含145个谐振频率在800 MHz至1 GHz之间的MKID探测器。这种大规模阵列设计带来了前所未有的技术挑战——如何实时读取和处理如此多探测器的信号。

2. 系统架构设计

2.1 整体方案选型

面对2300个探测器的实时读取需求，我们选择了基于Xilinx ZCU216评估板的射频片上系统(RFSoC)解决方案。这套系统具有几个关键优势：

1. 集成度高 ：XCZU49DR芯片集成了16个高速DAC(最高9.85 GSPS)和16个高速ADC(最高2.5 GSPS)，单芯片即可满足16个低温传输线的读取需求
2. 处理能力强 ：UltraScale+架构提供充足的逻辑资源和DSP切片，可并行处理多通道数据
3. 时钟同步 ：板载CLK104子卡提供高精度时钟分发，确保多通道相位一致性
4. 开发便捷 ：成熟的Vivado开发环境和丰富的IP核加速开发进程

系统采用软件定义无线电(SDR)架构，将信号生成、下变频、滤波等传统模拟电路功能全部数字化，通过FPGA编程实现，大大提高了系统的灵活性和可重构性。

2.2 硬件组成

系统硬件主要由三部分组成：

1. ZCU216评估板 ：核心处理平台，搭载XCZU49DR RFSoC芯片
2. CLK104时钟子卡 ：提供10 MHz参考时钟和RF合成器，生成DAC/ADC所需的高频时钟
3. 定制前端板 ：信号调理电路，包含：
   • Balun变压器（单端转差分）
   • 低噪声放大器
   • 两级抗混叠滤波器（截止频率1.2 GHz）
   • 可编程衰减器（控制输出功率）

所有组件安装在19英寸机箱内，便于实验室部署。前端板通过RFMC 2.0连接器与主板相连，保持信号路径最短化。

3. 固件设计与实现

3.1 固件总体架构

固件设计遵循模块化原则，主要功能模块包括：

1. 激励信号生成 ：产生频率梳刺激MKID谐振器
2. 信道化处理 ：分离叠加的调制载波
3. 数字下变频 ：将信号搬移到基带
4. 在线触发 ：检测脉冲事件
5. 数据存储 ：缓存和传输采集数据

这些模块通过AXI-Stream接口互联，形成高效处理流水线。系统采用125 MHz统一时钟，通过跨时钟域处理桥接不同速率模块。

3.2 关键模块实现细节

3.2.1 激励信号生成

MKID需要特定频率的微波激励才能工作。系统需要同时产生145个精确可调的载波（每个探测器一个），组成频率梳。传统方案使用多个独立信号源，成本高且难以同步。

我们的创新方案利用RFSoC的大容量DDR4内存（16 GB）存储预计算的波形样本。具体实现步骤：

1. 根据谐振频率fi、幅度Ai和相位φi，计算每个载波的时域波形：

   si(t) = Ai·cos(2πfi·t + φi)
   

2. 将所有载波相加，得到复合波形s(t)=Σsi(t)
3. 以250 MSPS采样率量化，存储到DDR4
4. FPGA循环读取样本，通过DAC输出

频率分辨率由存储深度决定：

Δf = fs/N = 250 MHz / 2,500,000 = 100 Hz

满足系统要求的100 Hz分辨率需要约160 MB内存，完全在ZCU216的能力范围内。

3.2.2 多相滤波器组信道化

从ADC返回的信号包含所有探测器的响应，需要通过信道化处理分离。系统采用两级多相滤波器组(PFB)架构：

1. 第一级PFB ：64通道，1.95 MHz带宽
2. 第二级PFB ：相同结构，但输入信号频偏1.95 MHz/2
3. 交织合并 ：将两组输出交织，消除盲区

这种结构在Xilinx RFSoC上高效实现，利用了芯片内置的DSP48E2切片进行滤波运算。关键参数：

• 抽头数：8
• 窗函数：Kaiser窗（β=8）
• 硬件消耗：约5% DSP资源

3.2.3 数字下变频

每个信道化输出包含一个载波及其边带，需要进一步下变频到基带。系统采用数字正交下变频：

1. 数控振荡器(NCO)生成本振信号
2. 复数乘法实现混频
3. CIC+FIR滤波器链进行抽取滤波

特别优化了相位旋转功能，通过调整NCO初始相位，使谐振圆在IQ平面旋转到最佳位置，简化后续触发处理。

3.2.4 在线触发系统

为降低数据量，系统在FPGA内实现实时触发，主要算法：

1. 移动平均差分 ：

   y[n] = (x[n] - x[n-k]) / k
   

2. IIR能量检测 ：

   y[n] = α·x[n]² + (1-α)·y[n-1]
   

3. 阈值比较 ：可调上升沿/下降沿阈值

触发后，系统保存1024个样本（约5.25 ms），包含预触发数据。所有2300个探测器的触发处理由单一模块完成，时钟频率500 MHz，采用深度流水线设计确保零死时间。

4. 系统校准与性能优化

4.1 自动谐振频率扫描

传统方法需要外接矢量网络分析仪(VNA)手动测量每个谐振器频率。我们在固件中集成了VNA功能：

1. 扫描800-1000 MHz频段（步进100 kHz）
2. 测量传输系数S21
3. 自动识别谐振点（S21最小值）
4. 生成频率配置表

整个过程可在10分钟内完成，相比手动方法效率提升20倍以上。

4.2 相位噪声优化

系统相位噪声是关键性能指标，我们通过以下措施达到100 dBc/Hz @ 1 kHz：

1. 时钟树优化 ：

   • 选择低噪声参考源（Silicon Labs Si5345）
   • 缩短时钟走线长度
   • 加强电源滤波（LCπ型滤波器）

2. DAC配置优化 ：

   • 使用较高插值因子（×20）
   • 优化输出电流（12 mA）
   • 启用内置扰动抖动

3. 板级改进 ：

   • 采用四层PCB设计
   • 独立模拟/数字地平面
   • 关键信号差分传输

实测结果显示，优化后系统在831 MHz载波、-20 dBm功率下的相位噪声达到-110 dBc/Hz @ 1 kHz，优于设计指标。

5. 实测性能与讨论

5.1 关键指标验证

参数	设计要求	实测结果
频率范围	800-1000 MHz	800-1000 MHz
频率分辨率	≤100 Hz	100 Hz
通道数	≥145/线	145/线
相位噪声	≤-100 dBc/Hz @1kHz	-110 dBc/Hz @1kHz
触发延迟	≤1 μs	800 ns
功耗	≤60 W	55 W

5.2 实际应用表现

系统已在罗马萨皮恩扎大学的原型装置上投入运行，成功实现了：

1. 同时读取3个晶圆（共180个探测器）
2. 能量分辨率达到250 eV（FWHM）
3. 连续稳定运行超过1000小时

特别值得注意的是，系统成功捕捉到多个疑似暗物质信号的事例，验证了其高灵敏度特性。这些数据正在进一步分析中。

6. 开发经验与建议

6.1 关键挑战与解决方案

1. 内存带宽瓶颈 ：

   • 问题：16通道并行访问DDR4导致带宽饱和
   • 方案：采用AXI交织策略，优化突发长度（BL=8）
   • 效果：吞吐量从12 GB/s提升到18 GB/s

2. 时序收敛困难 ：

   • 问题：500 MHz触发模块难以满足时序
   • 方案：插入流水线寄存器，优化关键路径
   • 效果：WNS从-0.3 ns提升到+0.2 ns

3. 热设计 ：

   • 问题：高负载下芯片温度达95°C
   • 方案：增加散热片+强制风冷（4 m/s）
   • 效果：温度降至75°C以下

6.2 给开发者的建议

1. 资源预估 ：RFSoC的DSP和BRAM资源很宝贵，早期就要做好精确估算。我们使用Xilinx Power Estimator工具，误差控制在5%以内。

2. 时钟规划 ：RFSoC的时钟网络复杂，建议：

   • 统一使用一个MMCM生成所有时钟
   • 严格约束跨时钟域信号
   • 对高速接口使用专用时钟缓冲器

3. 调试技巧 ：

   • 使用ILA核捕获关键信号
   • 实现软硬件协同触发（如通过GPIO）
   • 开发Python自动化测试脚本

4. 电源设计 ：RFSoC对电源噪声敏感，建议：

   • 使用低噪声LDO（如TPS7A4700）
   • 每路电源至少预留30%余量
   • 严格遵循PDN阻抗要求（<10 mΩ）

这套系统展现了RFSoC在高端科学仪器中的巨大潜力。其成功经验也可推广到量子计算、射电天文等领域。未来我们将进一步优化算法，争取将能量分辨率提高到100 eV以下，为暗物质探测提供更强大的工具。